Phase-locked loop (Italian Wikipedia)

Analysis of information sources in references of the Wikipedia article "Phase-locked loop" in Italian language version.

refsWebsite

Global rank Italian rank

14web.archive.org

1^st place

7oadoi.org

799^th place

22^nd place

7doi.org

2^nd place

7^th place

4archive.org

6^th place

8^th place

2worldcat.org

5^th place

26^th place

2unibo.it

4,963^rd place

325^th place

1sxlist.com

low place

1datasheetcatalog.org

low place

archive.org (Global: 6^th place; Italian: 8^th place)

John G. Webster, The Measurement, Instrumentation and Sensors Handbook, Springer, 1999, pp. 19-15, ISBN 3-540-64830-5.
Dally, p. 451. (EN) William J. Dally, John W. Poulton, Digital Systems Engineering, Cambridge, Cambridge University Press, 1998, ISBN 0-521-59292-5.
Razavi, p. 18. (EN) Behzad Razavi, Monolithic Phase-locked Loops and Clock Recovery Circuits: Theory and Design, New York, John Wiley and Sons, 1996, ISBN 0-7803-1149-3.
Gardner, cap. 5. (EN) Floyd M. Gardner, Phaselock Techniques, New York, John Wiley & Sons, 1979, ISBN 0-471-04294-3.

datasheetcatalog.org (Global: low place; Italian: low place)

Il datasheet di tale circuito è ottenibile da ACD4046B CMOS Micropower Phase-Locked Loop. (EN) ACD4046B CMOS Micropower Phase-Locked Loop (PDF), su datasheetcatalog.org. URL consultato il 25 febbraio 2009.

doi.org (Global: 2^nd place; Italian: 7^th place)

dx.doi.org

Yunfeng Wang et al., Design a 4GHz PLL for wireless receiver, in 7th International Conference on ASIC, ottobre 2007, pp. 315-318, DOI:10.1109/ICASIC.2007.4415630.
Wei Huang et al., PLL performance of DS-CDMA systems in the presence of phase noise,multiuser interference, and additive Gaussian noise, in IEEE Transactions on Communications, vol. 46, n. 11, novembre 1998, pp. 1507-1515, DOI:10.1109/26.729395.
Deok-Soo (EN) Kim Deok-Soo, Deog-Kyoon Jeong, A spread spectrum clock generation PLL with dual-tone modulation profile, in Symposium on VLSI Circuits, giugno 2005, pp. 96-99, DOI:10.1109/VLSIC.2005.1469342.
Alan B. Grebene, An Integrated Frequency-Selective AM/FM Demodulator, in IEEE Transactions on Broadcast and Television Receivers, BTR-17, n. 2, maggio 1971, pp. 71-80, DOI:10.1109/TBTR1.1971.299560.
M. O. Sonnaillon et al., High-Frequency Digital Lock-In Amplifier Using Random Sampling, in IEEE Transactions on Instrumentation and Measurement, vol. 57, n. 3, marzo 2008, pp. 616-621, DOI:10.1109/TIM.2007.911584.
W. D. Llewellyn et al., A 33mb/s Data Synchronizing Phase-locked-loop Circuit, in 1988 IEEE International Solid-State Circuits Conference, febbraio 1988, DOI:10.1109/ISSCC.1988.663590.
S. Stetson e R.B. Brown, A complementary GaAs PLL clock multiplier with wide-bandwidth andlow-voltage operation, in 18th Annual Gallium Arsenide Integrated Circuit Symposium, novembre 1996, pp. 317-320, DOI:10.1109/GAAS.1996.567898.

oadoi.org (Global: 799^th place; Italian: 22^nd place)

Yunfeng Wang et al., Design a 4GHz PLL for wireless receiver, in 7th International Conference on ASIC, ottobre 2007, pp. 315-318, DOI:10.1109/ICASIC.2007.4415630.
Wei Huang et al., PLL performance of DS-CDMA systems in the presence of phase noise,multiuser interference, and additive Gaussian noise, in IEEE Transactions on Communications, vol. 46, n. 11, novembre 1998, pp. 1507-1515, DOI:10.1109/26.729395.
Deok-Soo (EN) Kim Deok-Soo, Deog-Kyoon Jeong, A spread spectrum clock generation PLL with dual-tone modulation profile, in Symposium on VLSI Circuits, giugno 2005, pp. 96-99, DOI:10.1109/VLSIC.2005.1469342.
Alan B. Grebene, An Integrated Frequency-Selective AM/FM Demodulator, in IEEE Transactions on Broadcast and Television Receivers, BTR-17, n. 2, maggio 1971, pp. 71-80, DOI:10.1109/TBTR1.1971.299560.
M. O. Sonnaillon et al., High-Frequency Digital Lock-In Amplifier Using Random Sampling, in IEEE Transactions on Instrumentation and Measurement, vol. 57, n. 3, marzo 2008, pp. 616-621, DOI:10.1109/TIM.2007.911584.
W. D. Llewellyn et al., A 33mb/s Data Synchronizing Phase-locked-loop Circuit, in 1988 IEEE International Solid-State Circuits Conference, febbraio 1988, DOI:10.1109/ISSCC.1988.663590.
S. Stetson e R.B. Brown, A complementary GaAs PLL clock multiplier with wide-bandwidth andlow-voltage operation, in 18th Annual Gallium Arsenide Integrated Circuit Symposium, novembre 1996, pp. 317-320, DOI:10.1109/GAAS.1996.567898.

sxlist.com (Global: low place; Italian: low place)

Riguardo all'utilizzo dei PLL nella televisione (standard americano NTSC), ntsc. (EN) Descrizione dell'uso dei PLL per la ricezione del segnale NTSC, su sxlist.com. URL consultato il 25 febbraio 2009.

unibo.it (Global: 4,963^rd place; Italian: 325^th place)

acnpsearch.unibo.it

M.J. Callahan, Integrated DTMF receiver, in IEEE Journal of Solid-State Circuits, vol. 14, n. 1, novembre 1979, pp. 85-90, ISSN 0018-9200 (WC · ACNP).
Gardner (EN) Floyd M. Gardner, Charge-Pump Phase-Lock Loops, in IEEE Transactions on Communications, vol. 28, n. 11, novembre 1980, pp. 1849-1858, ISSN 0090-6778 (WC · ACNP).

web.archive.org (Global: 1^st place; Italian: 1^st place)

Riguardo alla storia del PLL, van Roon. (EN) Tony van Roon, Tutorial sui PLL, su uoguelph.ca. URL consultato il 25 febbraio 2009 (archiviato dall'url originale il 24 febbraio 2009).
Banerjee, pp. 57-61. (EN) Dean Banerjee, Manuale su funzionamento, simulazione e progettazione di PLL (PDF), su national.com. URL consultato il 25 febbraio 2009 (archiviato dall'url originale il 20 novembre 2008).
Banerjee, pp. 10-11. (EN) Dean Banerjee, Manuale su funzionamento, simulazione e progettazione di PLL (PDF), su national.com. URL consultato il 25 febbraio 2009 (archiviato dall'url originale il 20 novembre 2008).
Banerjee, p. 62. (EN) Dean Banerjee, Manuale su funzionamento, simulazione e progettazione di PLL (PDF), su national.com. URL consultato il 25 febbraio 2009 (archiviato dall'url originale il 20 novembre 2008).
Horowitz (EN) Mark Horowitz, Chih-Kong Ken Yang e Stefanos Sidiropoulos, I segnali elettrici ad alta velocità: descrizione e limitazioni (PDF), su www-vlsi.stanford.edu, IEEE Micro, 1º gennaio 1998. URL consultato il 25 febbraio 2009 (archiviato dall'url originale il 21 febbraio 2006).
Banerjee, cap. 34. (EN) Dean Banerjee, Manuale su funzionamento, simulazione e progettazione di PLL (PDF), su national.com. URL consultato il 25 febbraio 2009 (archiviato dall'url originale il 20 novembre 2008).
Banerjee, cap. 5. (EN) Dean Banerjee, Manuale su funzionamento, simulazione e progettazione di PLL (PDF), su national.com. URL consultato il 25 febbraio 2009 (archiviato dall'url originale il 20 novembre 2008).
Banerjee, cap. 6. (EN) Dean Banerjee, Manuale su funzionamento, simulazione e progettazione di PLL (PDF), su national.com. URL consultato il 25 febbraio 2009 (archiviato dall'url originale il 20 novembre 2008).
Banerjee, cap. 9. (EN) Dean Banerjee, Manuale su funzionamento, simulazione e progettazione di PLL (PDF), su national.com. URL consultato il 25 febbraio 2009 (archiviato dall'url originale il 20 novembre 2008).
Ad esempio, Tool automatico che calcola i parametri del filtro per un PLL del 3º ordine contiene un tool automatico che calcola i parametri di un PLL del terzo ordine. (EN) Tool automatico che calcola i parametri del filtro per un PLL del 3º ordine, su my.athenet.net. URL consultato il 25 febbraio 2009 (archiviato dall'url originale il 25 febbraio 2009).
Banerjee, sezione PLL design. (EN) Dean Banerjee, Manuale su funzionamento, simulazione e progettazione di PLL (PDF), su national.com. URL consultato il 25 febbraio 2009 (archiviato dall'url originale il 20 novembre 2008).
Banerjee, p. 23. (EN) Dean Banerjee, Manuale su funzionamento, simulazione e progettazione di PLL (PDF), su national.com. URL consultato il 25 febbraio 2009 (archiviato dall'url originale il 20 novembre 2008).
Banerjee, p. 328. (EN) Dean Banerjee, Manuale su funzionamento, simulazione e progettazione di PLL (PDF), su national.com. URL consultato il 25 febbraio 2009 (archiviato dall'url originale il 20 novembre 2008).
Banerjee, cap. 14. (EN) Dean Banerjee, Manuale su funzionamento, simulazione e progettazione di PLL (PDF), su national.com. URL consultato il 25 febbraio 2009 (archiviato dall'url originale il 20 novembre 2008).

worldcat.org (Global: 5^th place; Italian: 26^th place)

M.J. Callahan, Integrated DTMF receiver, in IEEE Journal of Solid-State Circuits, vol. 14, n. 1, novembre 1979, pp. 85-90, ISSN 0018-9200 (WC · ACNP).
Gardner (EN) Floyd M. Gardner, Charge-Pump Phase-Lock Loops, in IEEE Transactions on Communications, vol. 28, n. 11, novembre 1980, pp. 1849-1858, ISSN 0090-6778 (WC · ACNP).

Phase-locked loop (Italian Wikipedia)

archive.org (Global: 6th place; Italian: 8th place)

datasheetcatalog.org (Global: low place; Italian: low place)

doi.org (Global: 2nd place; Italian: 7th place)

dx.doi.org

oadoi.org (Global: 799th place; Italian: 22nd place)