دارة متزامنة (Arabic Wikipedia)

Analysis of information sources in references of the Wikipedia article "دارة متزامنة" in Arabic language version.

refsWebsite

Global rank Arabic rank

4web.archive.org

1^st place

1^st place

652^nd place

834^th place

2^nd place

5^th place

1,856^th place

9,109^th place

18^th place

33^rd place

doi.org

Devlin, Benjamin; Ikeda, Makoto; Asada, Kunihiro. "Energy Minimum Operation with Self Synchronous Gate-Level Autonomous Power Gating and Voltage Scaling". 2012. دُوِي:10.1587/transele.E95.C.546 نسخة محفوظة 11 مايو 2020 على موقع واي باك مشين.
Devlin, B. ; Ueki, H. ; Mori, S. ; Miyauchi, S. ; Ikeda, M. ; Asada, K. "Performance and side-channel attack analysis of a self synchronous montgomery multiplier processing element for RSA in 40nm CMOS". 2012. دُوِي:10.1109/ASSCC.2012.6570807 نسخة محفوظة 9 مايو 2020 على موقع واي باك مشين.

harvard.edu

ui.adsabs.harvard.edu

Devlin, Benjamin; Ikeda, Makoto; Asada, Kunihiro. "Energy Minimum Operation with Self Synchronous Gate-Level Autonomous Power Gating and Voltage Scaling". 2012. دُوِي:10.1587/transele.E95.C.546 نسخة محفوظة 11 مايو 2020 على موقع واي باك مشين.

ieee.org

ieeexplore.ieee.org

"self synchronous configurable logic blocks". نسخة محفوظة 03 فبراير 2014 على موقع واي باك مشين.
Devlin, B. ; Ueki, H. ; Mori, S. ; Miyauchi, S. ; Ikeda, M. ; Asada, K. "Performance and side-channel attack analysis of a self synchronous montgomery multiplier processing element for RSA in 40nm CMOS". 2012. دُوِي:10.1109/ASSCC.2012.6570807 نسخة محفوظة 9 مايو 2020 على موقع واي باك مشين.

u-tokyo.ac.jp

silicon.u-tokyo.ac.jp

Asada and Ikeda Laboratories. "Self-synchronous Circuit". "Self Synchronous FPGA". 2009. نسخة محفوظة 04 يناير 2017 على موقع واي باك مشين.

web.archive.org

Asada and Ikeda Laboratories. "Self-synchronous Circuit". "Self Synchronous FPGA". 2009. نسخة محفوظة 04 يناير 2017 على موقع واي باك مشين.
"self synchronous configurable logic blocks". نسخة محفوظة 03 فبراير 2014 على موقع واي باك مشين.
Devlin, Benjamin; Ikeda, Makoto; Asada, Kunihiro. "Energy Minimum Operation with Self Synchronous Gate-Level Autonomous Power Gating and Voltage Scaling". 2012. دُوِي:10.1587/transele.E95.C.546 نسخة محفوظة 11 مايو 2020 على موقع واي باك مشين.
Devlin, B. ; Ueki, H. ; Mori, S. ; Miyauchi, S. ; Ikeda, M. ; Asada, K. "Performance and side-channel attack analysis of a self synchronous montgomery multiplier processing element for RSA in 40nm CMOS". 2012. دُوِي:10.1109/ASSCC.2012.6570807 نسخة محفوظة 9 مايو 2020 على موقع واي باك مشين.