Sign In

Login

Password

Forgot Password ? Sign Up

Jörg Schulze (Physiker) (German Wikipedia)

Analysis of information sources in references of the Wikipedia article "Jörg Schulze (Physiker)" in German language version.

refsWebsite
Global rank German rank
2zdb-katalog.de
123rd place
6th place
2doi.org
2nd place
3rd place
1unibw.de
low place
3,228th place
1dnb.de
2,297th place
183rd place
1uni-stuttgart.de
7,949th place
1,208th place
1fau.de
low place
2,501st place
1fraunhofer.de
7,696th place
870th place
1sciencedirect.com
149th place
298th place
1ieee.org
652nd place
864th place
1itrs2.net
low place
low place

dnb.de

portal.dnb.de

  • Jörg Schulze: Konzepte Silizium-basierter MOS-Bauelemente : mit 29 Tabellen / Jörg Schulze. Springer, Berlin 2005, ISBN 3-540-23437-3 (dnb.de [abgerufen am 5. Mai 2022]).

doi.org

  • W Hansch, C Fink, J Schulze, I Eisele: A vertical MOS-gated Esaki tunneling transistor in silicon. In: Thin Solid Films. Band 369, Nr. 1, 3. Juli 2000, ISSN 0040-6090, S. 387–389, doi:10.1016/S0040-6090(00)00896-8 (sciencedirect.com [abgerufen am 5. Mai 2022]).
  • K.K. Bhuwalka, J. Schulze, I. Eisele: Scaling the Vertical Tunnel FET With Tunnel Bandgap Modulation and Gate Workfunction Engineering. In: IEEE Transactions on Electron Devices. Band 52, Nr. 5, Mai 2005, ISSN 0018-9383, S. 909–917, doi:10.1109/TED.2005.846318 (ieee.org [abgerufen am 5. Mai 2022]).

fau.de

leb.tf.fau.de

fraunhofer.de

iisb.fraunhofer.de

ieee.org

ieeexplore.ieee.org

  • K.K. Bhuwalka, J. Schulze, I. Eisele: Scaling the Vertical Tunnel FET With Tunnel Bandgap Modulation and Gate Workfunction Engineering. In: IEEE Transactions on Electron Devices. Band 52, Nr. 5, Mai 2005, ISSN 0018-9383, S. 909–917, doi:10.1109/TED.2005.846318 (ieee.org [abgerufen am 5. Mai 2022]).

itrs2.net

sciencedirect.com

uni-stuttgart.de

f05.uni-stuttgart.de

unibw.de

opac.unibw.de

  • Jörg Schulze: Bor-Oberflächenphasen in vertikalen Si- und SiGe-Schichtstrukturen. 2000 (unibw.de [abgerufen am 5. Mai 2022]).

zdb-katalog.de

  • W Hansch, C Fink, J Schulze, I Eisele: A vertical MOS-gated Esaki tunneling transistor in silicon. In: Thin Solid Films. Band 369, Nr. 1, 3. Juli 2000, ISSN 0040-6090, S. 387–389, doi:10.1016/S0040-6090(00)00896-8 (sciencedirect.com [abgerufen am 5. Mai 2022]).
  • K.K. Bhuwalka, J. Schulze, I. Eisele: Scaling the Vertical Tunnel FET With Tunnel Bandgap Modulation and Gate Workfunction Engineering. In: IEEE Transactions on Electron Devices. Band 52, Nr. 5, Mai 2005, ISSN 0018-9383, S. 909–917, doi:10.1109/TED.2005.846318 (ieee.org [abgerufen am 5. Mai 2022]).