«AndeStar Architecture». Andes Technology. Archivado desde el original el 28 de enero de 2019. Consultado el 11 de enero de 2019. «Andes is a founding member of the RISC-V Foundation.»
Chen, Tony; Patterson, David (24 de enero de 2016). «RISC-VGeneology» (UCB/EECS-2016-6). University of California at Berkeley.
Samples, Alan Dain; Klein, Mike; Foley, Pete (1985). «SOAR Architecture» (UCB/CSD-85-226). University of California, Berkeley.
Hill, Mark Donald; David Patterson, Susan J. Eggers, James Richard Larus, George S. Taylor, Glenn D. Adams, Bidyut Kumar Bose, Garth A. Gibson, Paul Mark Hansen, John Keller, Shing I. Kong, Corinna Grace Lee, Daebum Lee, J. M. Pendleton, Scott Allen Ritchie, David A. Wood, Benjamin G. Zorn, Paul N. Hilfinger, D. A. Hodges, Randy H. Katz, and John K. Ousterhout (December 1985). «SPUR: A VLSI Multiprocessor Workstation» (UCB/CSD-86-273). University of California, Berkeley.La referencia utiliza el parámetro obsoleto |coauthors= (ayuda)
Patterson, David A.; Ditzel, David R. (October 1980). «The Case for the Reduced Instruction Set Computer». ACM SIGARCH Computer Architecture News8 (6): 25. S2CID12034303. doi:10.1145/641914.641917.
Ashenden,Peter(9 de noviembre de 2016),«Re: [isa-dev RISC V ISA for embedded systems]», Google, https://groups.google.com/a/groups.riscv.org/d/msg/isa-dev/j2okI7akT74/BQdUwjMRAgAJ,consultado el 10 de noviembre de 2016, «At ASTC (www.astc-design.com), we have an implementation of RV32EC as a synthesizable IP core intended for small embedded applications, such as smart sensors and IoT.»
Barros, Cesar. «Proposal: RV16E». Google Groups, RISC-V ISA Dev. Google. Consultado el 2 de abril de 2018.
«Rocket Core Generator». RISC-V. Regents of the University of California. Archivado desde el original el 6 de octubre de 2014. Consultado el 1 de octubre de 2014.
«Contributors». riscv.org. Regents of the University of California. Archivado desde el original el 7 de septiembre de 2018. Consultado el 25 de agosto de 2014.
Waterman, Andrew; Lee, Yunsup; Avizienas, Rimas; Patterson, David; Asanović, Krste. «Draft Privileged ISA Specification 1.9». RISC-V. RISC-V Foundation. Archivado desde el original el 26 de agosto de 2018. Consultado el 30 de agosto de 2016.
Almatary, Hesham. «RISC-V, seL4». seL4 Documentation. Commonwealth Scientific and Industrial Research Organisation (CSIRO). Consultado el 13 de julio de 2018.
Patterson, David A.; Ditzel, David R. (October 1980). «The Case for the Reduced Instruction Set Computer». ACM SIGARCH Computer Architecture News8 (6): 25. S2CID12034303. doi:10.1145/641914.641917.
«Rocket Core Generator». RISC-V. Regents of the University of California. Archivado desde el original el 6 de octubre de 2014. Consultado el 1 de octubre de 2014.
«Contributors». riscv.org. Regents of the University of California. Archivado desde el original el 7 de septiembre de 2018. Consultado el 25 de agosto de 2014.
«AndeStar Architecture». Andes Technology. Archivado desde el original el 28 de enero de 2019. Consultado el 11 de enero de 2019. «Andes is a founding member of the RISC-V Foundation.»
Waterman, Andrew; Lee, Yunsup; Avizienas, Rimas; Patterson, David; Asanović, Krste. «Draft Privileged ISA Specification 1.9». RISC-V. RISC-V Foundation. Archivado desde el original el 26 de agosto de 2018. Consultado el 30 de agosto de 2016.