(en) T. Yamaguchi, S. Morimoto, G.H. Kawamoto et J.C. De Lacy, « Process and device performance of 1 µm-channel n-well CMOS technology », IEEE Transactions on Electron Devices, vol. 31, no 2, 1984-02-xx, p. 205–214 (ISSN0018-9383, DOI10.1109/T-ED.1984.21503, lire en ligne, consulté le )
(en) C.C. Huang, M.D. Hartranft, N.F. Pu et C. Yue, « Characterization of CMOS latch-up », 1982 International Electron Devices Meeting, IRE, , p. 454–457 (DOI10.1109/IEDM.1982.190323, lire en ligne, consulté le )
ieee.org
ieeexplore.ieee.org
(en) T. Yamaguchi, S. Morimoto, G.H. Kawamoto et J.C. De Lacy, « Process and device performance of 1 µm-channel n-well CMOS technology », IEEE Transactions on Electron Devices, vol. 31, no 2, 1984-02-xx, p. 205–214 (ISSN0018-9383, DOI10.1109/T-ED.1984.21503, lire en ligne, consulté le )
(en) C.C. Huang, M.D. Hartranft, N.F. Pu et C. Yue, « Characterization of CMOS latch-up », 1982 International Electron Devices Meeting, IRE, , p. 454–457 (DOI10.1109/IEDM.1982.190323, lire en ligne, consulté le )
interstices.info
"50 ans d'informatique à Grenoble", par Interstices [3]
issn.org
portal.issn.org
(en) T. Yamaguchi, S. Morimoto, G.H. Kawamoto et J.C. De Lacy, « Process and device performance of 1 µm-channel n-well CMOS technology », IEEE Transactions on Electron Devices, vol. 31, no 2, 1984-02-xx, p. 205–214 (ISSN0018-9383, DOI10.1109/T-ED.1984.21503, lire en ligne, consulté le )