Vérification de modèles (French Wikipedia)

Analysis of information sources in references of the Wikipedia article "Vérification de modèles" in French language version.

refsWebsite
Global rank French rank
2nd place
3rd place
1,185th place
1,318th place
274th place
223rd place
57th place
4th place
4,903rd place
875th place
1,564th place
1,809th place
415th place
809th place
low place
low place
low place
low place
383rd place
397th place
low place
low place
low place
low place
low place
low place
low place
low place
low place
low place

acm.org

doi.acm.org

  • Matthew B. Dwyer, George S. Avrunin et James C. Corbett, « Patterns in Property Specifications for Finite-state Verification », Proceedings of the 21st International Conference on Software Engineering, ACM, iCSE '99,‎ , p. 411–420 (ISBN 1581130740, DOI 10.1145/302405.302672, lire en ligne, consulté le )
  • Rajeev Alur, Thomas A. Henzinger et Orna Kupferman, « Alternating-time Temporal Logic », J. ACM, vol. 49,‎ , p. 672–713 (ISSN 0004-5411, DOI 10.1145/585265.585270, lire en ligne, consulté le ).
  • A. P. Sistla et E. M. Clarke, « The Complexity of Propositional Linear Temporal Logics », J. ACM, vol. 32, no 3,‎ , p. 733–749 (ISSN 0004-5411, DOI 10.1145/3828.3837, lire en ligne, consulté le )

dl.acm.org

amturing.acm.org

portal.acm.org

acm.org

usacm.acm.org

cmu.edu

cs.cmu.edu

www-2.cs.cmu.edu

doi.org

dx.doi.org

  • E. Allen Emerson et Edmund M. Clarke, « Characterizing correctness properties of parallel programs using fixpoints », Automata, Languages and Programming,‎ (DOI 10.1007/3-540-10003-2_69).
  • E. M. Clarke, E. A. Emerson et A. P. Sistla, « Automatic verification of finite-state concurrent systems using temporal logic specifications », ACM Transactions on Programming Languages and Systems, vol. 8, no 2,‎ , p. 244 (DOI 10.1145/5397.5399).
  • J. P. Queille et J. Sifakis, « Specification and verification of concurrent systems in CESAR », International Symposium on Programming,‎ (DOI 10.1007/3-540-11494-7_22).
  • Matthew B. Dwyer, George S. Avrunin et James C. Corbett, « Patterns in Property Specifications for Finite-state Verification », Proceedings of the 21st International Conference on Software Engineering, ACM, iCSE '99,‎ , p. 411–420 (ISBN 1581130740, DOI 10.1145/302405.302672, lire en ligne, consulté le )
  • (en) Edmund Clarke, Armin Biere, Richard Raimi et Yunshan Zhu, « Bounded Model Checking Using Satisfiability Solving », Formal Methods in System Design, vol. 19, no 1,‎ , p. 7–34 (ISSN 0925-9856 et 1572-8102, DOI 10.1023/A:1011276507260, lire en ligne, consulté le )
  • Rajeev Alur, Thomas A. Henzinger et Orna Kupferman, « Alternating-time Temporal Logic », J. ACM, vol. 49,‎ , p. 672–713 (ISSN 0004-5411, DOI 10.1145/585265.585270, lire en ligne, consulté le ).
  • (en) Moshe Y. Vardi, Logics for Concurrency, Springer, Berlin, Heidelberg, coll. « Lecture Notes in Computer Science », (ISBN 3-540-60915-6, DOI 10.1007/3-540-60915-6_6, lire en ligne), p. 238–266
  • A. P. Sistla et E. M. Clarke, « The Complexity of Propositional Linear Temporal Logics », J. ACM, vol. 32, no 3,‎ , p. 733–749 (ISSN 0004-5411, DOI 10.1145/3828.3837, lire en ligne, consulté le )
  • (en) Orna Kupferman et Moshe Y. Vardi, « Module checking », Computer Aided Verification, Springer, Berlin, Heidelberg, lecture Notes in Computer Science,‎ , p. 75–86 (ISBN 3540614745, DOI 10.1007/3-540-61474-5_59, lire en ligne, consulté le )
  • (en) Amir Pnueli et Roni Rosner, « On the synthesis of an asynchronous reactive module », Automata, Languages and Programming, Springer, Berlin, Heidelberg, lecture Notes in Computer Science,‎ , p. 652–671 (ISBN 9783540513711, DOI 10.1007/BFb0035790, lire en ligne, consulté le )

epita.fr

spot.lrde.epita.fr

fbk.eu

nusmv.fbk.eu

github.com

inria.fr

hal.inria.fr

cadp.inria.fr

issn.org

portal.issn.org

laas.fr

projects.laas.fr

labri.fr

altarica.labri.fr

lip6.fr

mcc.lip6.fr

mit.edu

alloy.mit.edu

spinroot.com

springer.com

link.springer.com

  • (en) Edmund Clarke, Armin Biere, Richard Raimi et Yunshan Zhu, « Bounded Model Checking Using Satisfiability Solving », Formal Methods in System Design, vol. 19, no 1,‎ , p. 7–34 (ISSN 0925-9856 et 1572-8102, DOI 10.1023/A:1011276507260, lire en ligne, consulté le )
  • (en) Edmund Clarke, Orna Grumberg, Somesh Jha et Yuan Lu, Counterexample-Guided Abstraction Refinement, Springer Berlin Heidelberg, coll. « Lecture Notes in Computer Science », (ISBN 978-3-540-67770-3 et 9783540450474, lire en ligne), p. 154–169.
  • (en) Alessio Lomuscio et Wojciech Penczek, Symbolic Model Checking for Temporal-Epistemic Logic, Springer Berlin Heidelberg, coll. « Lecture Notes in Computer Science », (ISBN 978-3-642-29413-6 et 9783642294143, lire en ligne), p. 172–195.
  • (en) Moshe Y. Vardi, Logics for Concurrency, Springer, Berlin, Heidelberg, coll. « Lecture Notes in Computer Science », (ISBN 3-540-60915-6, DOI 10.1007/3-540-60915-6_6, lire en ligne), p. 238–266
  • (en) Orna Kupferman et Moshe Y. Vardi, « Module checking », Computer Aided Verification, Springer, Berlin, Heidelberg, lecture Notes in Computer Science,‎ , p. 75–86 (ISBN 3540614745, DOI 10.1007/3-540-61474-5_59, lire en ligne, consulté le )
  • (en) Amir Pnueli et Roni Rosner, « On the synthesis of an asynchronous reactive module », Automata, Languages and Programming, Springer, Berlin, Heidelberg, lecture Notes in Computer Science,‎ , p. 652–671 (ISBN 9783540513711, DOI 10.1007/BFb0035790, lire en ligne, consulté le )

uppaal.org