RISC-V (Japanese Wikipedia)

“RISC-V Cores and SoC Overview”. RISC-V (25 September 2019). 5 October 2019閲覧。
T-Head Semiconductor (2021年10月19日). “openc910”. GitHub. 2021年10月30日閲覧。
T-Head Semiconductor (2021年10月19日). “openc906”. GitHub. 2021年10月30日閲覧。
T-Head Semiconductor (2021年10月19日). “opene906”. GitHub. 2021年10月30日閲覧。
T-Head Semiconductor (2021年10月19日). “opene902”. GitHub. 2021年10月30日閲覧。
Cores-SweRV - GitHub
“SCR1, open-source RISC-V core”. 2018年12月11日閲覧。
“PULPino GitHub project”. GitHub. 2 February 2018閲覧。
Asanović. “rocket-chip”. GitHub. RISC-V International. 11 November 2016閲覧。
Celio. “riscv-boom”. GitHub. Regents of the University of California. 29 March 2020閲覧。
Celio. “ucb-bar/riscv-sodor”. github. Regents of the University of California. 25 October 2019閲覧。
Wolf. “picorv32”. GitHub. 27 February 2020閲覧。
“scr1”. GitHub. Syntacore. 13 January 2020閲覧。
Maruyama, Munetomo (2023-05-11), mmRISC-1 : RISC-V RV32IMAFC Core for MCU 2023年6月28日閲覧。
Almatary, Hesham. “heshamelmatary”. GitHub. 13 July 2018閲覧。

greenwaves-technologies.com

"Re: [isa-dev] RISC V ISA for embedded systems" (Mailing list). 2016年11月10日閲覧。
Montezelo, Manuel. “Debian GNU/Linux port for RISC-V 64”. Google Groups. Google. 19 July 2018閲覧。
Begari, Padmarao. “U-Boot port on RISC-V 32-bit is available”. Google Groups. Microsemi. 15 February 2017閲覧。

Traber. “PULP: Parallel Ultra Low Power”. ETH Zurich, University of Bologna. 5 August 2016閲覧。

“History” (英語). RISC-V International. 2023年9月29日閲覧。
"RISC-V is an open standard Instruction Set Architecture (ISA) enabling a new era of processor innovation through open collaboration" RISC-V International. About RISC-V. 2023-06-17閲覧.
Privileged ISA Specification - RISC-V International
“The RISC-V Instruction Set Manual, Volume I: Base User-Level ISA version 2.2”. University of California, Berkeley. 25 May 2017閲覧。
“Draft Privileged ISA Specification 1.9”. RISC- V. RISC-V Foundation. 30 August 2016閲覧。
“Members at a Glance”. riscv.org. January 2, 2018閲覧。
“Branding Guidelines” (英語). RISC-V International. 2023年1月17日閲覧。
“Andes Technology”. RISC-V International. 2018年7月10日閲覧。
“RISC-V workshop proceedings” (11 December 2016). 2018年12月11日閲覧。
Redmond (20 August 2019). “How the European Processor Initiative is Leveraging RISC-V for the Future of Supercomputing”. RISC-V International News. RISC-V International. 2020年4月9日閲覧。
Waterman, Andrew. “Draft Privileged ISA Specification 1.9”. RISC-V. RISC-V Foundation. 30 August 2016閲覧。

“Sipeed Longan Nano - RISC-V GD32VF103CBT6 Development Board” (英語). www.seeedstudio.com. 2019年8月29日閲覧。

Almatary, Hesham. “RISC-V, seL4”. seL4 Documentation. Commonwealth Scientific and Industrial Research Organisation (CSIRO). 13 July 2018閲覧。

Demerjian, C. (2013年). “A long look at how ARM licenses chips: Part 1”. SemiAccurate. 21 July 2018閲覧。“How ARM licenses it’s IP for production: Part 2”. 21 July 2018閲覧。

“Western Digital Releases SweRV RISC-V Core Source Code” (英語). AB Open (2019年1月28日). 2019年5月21日時点のオリジナルよりアーカイブ。2019年10月2日閲覧。

Finley, Klint. “Turing Prize Winners Paved Way to Smartphone Chips”. Wired.com. 21 March 2018閲覧。

Xie, Joe (July 2016). NVIDIA RISC V Evaluation Story. 4th RISC-V Workshop. Youtube.