Мультизатворний польовий транзистор (Ukrainian Wikipedia)

Analysis of information sources in references of the Wikipedia article "Мультизатворний польовий транзистор" in Ukrainian language version.

refsWebsite

Global rank Ukrainian rank

38web.archive.org

1^st place

16doi.org

2^nd place

4^th place

6harvard.edu

18^th place

74^th place

5books.google.com

3^rd place

11^th place

4worldcat.org

5^th place

9^th place

3eetimes.com

3,722^nd place

6,321^st place

2anandtech.com

1,383^rd place

2,702^nd place

2berkeley.edu

580^th place

602^nd place

2intel.com

1,118^th place

1,671^st place

2pcmag.com

1,060^th place

1,757^th place

1chipfind.ru

low place

1alldatasheet.com

low place

1nxp.com

low place

1computerhistory.org

2,213^th place

3,154^th place

1semanticscholar.org

11^th place

964^th place

1computerhope.com

8,400^th place

1,518^th place

1ieee.org

652^nd place

774^th place

1psu.edu

207^th place

811^th place

1amd.com

2,816^th place

3,421^st place

1digitimes.com

low place

1marketwired.com

low place

1esilicon.com

low place

1samsung.com

2,554^th place

1,951^st place

1weebly.com

1,195^th place

3,159^th place

1nature.com

234^th place

157^th place

1electroiq.com

low place

1libero.it

3,224^th place

6,428^th place

1xbitlabs.com

low place

1dailytech.com

low place

1arstechnica.com

388^th place

490^th place

1arxiv.org

69^th place

188^th place

1purdue.edu

850^th place

1,064^th place

1unisantis-el.jp

low place

1highbeam.com

405^th place

2,263^rd place

1ietejournals.org

low place

alldatasheet.com

3SK45 datasheet pdf datenblatt - Hitachi Semiconductor - SILICON N-CHANNEL DUAL GATE MOSFET. Alldatasheet.com. Архів оригіналу за 9 квітня 2020. Процитовано 10 березня 2014.

amd.com

AMD Newsroom. Amd.com. 10 вересня 2002. Архів оригіналу за 13 травня 2010. Процитовано 7 липня 2015.

anandtech.com

Smith, Ryan. The AMD Radeon RX 480 Preview: Polaris Makes Its Mainstream Mark. Архів оригіналу за 2 листопада 2019. Процитовано 3 червня 2018.
Cutress, Ian. Samsung Announces 3nm GAA MBCFET PDK, Version 0.1. www.anandtech.com. Архів оригіналу за 14 жовтня 2019. Процитовано 28 грудня 2019.

arstechnica.com

Transistors go 3D as Intel re-invents the microchip. Ars Technica. 5 травня 2011. Архів оригіналу за 5 травня 2011. Процитовано 7 травня 2011.

arxiv.org

Gu, J. J.; Liu, Y. Q.; Wu, Y. Q.; Colby, R.; Gordon, R. G.; Ye, P. D. (December 2011). First Experimental Demonstration of Gate-all-around III-V MOSFETs by Top-down Approach (PDF). 2011 International Electron Devices Meeting: 33.2.1–33.2.4. arXiv:1112.3573. Bibcode:2011arXiv1112.3573G. doi:10.1109/IEDM.2011.6131662. Архів оригіналу (PDF) за 10 грудня 2020. Процитовано 10 травня 2015.

berkeley.edu

people.eecs.berkeley.edu

Tsu‐Jae King, Liu (11 червня 2012). FinFET: History, Fundamentals and Future. University of California, Berkeley. Symposium on VLSI Technology Short Course. Архів оригіналу за 18 вересня 2016. Процитовано 9 липня 2019.

www-device.eecs.berkeley.edu

BSIMCMG Model. UC Berkeley. Архів оригіналу за 21 липня 2012.

books.google.com

Colinge, J.P. (2008). FinFETs and Other Multi-Gate Transistors. Springer Science & Business Media. с. 11 & 39. ISBN 9780387717517. Архів оригіналу за 29 лютого 2020. Процитовано 28 грудня 2019.
Brozek, Tomasz (2017). Micro- and Nanoelectronics: Emerging Device Challenges and Solutions. CRC Press. с. 116—7. ISBN 9781351831345. Архів оригіналу за 26 липня 2020. Процитовано 28 грудня 2019.
Claeys, C.; Murota, J.; Tao, M.; Iwai, H.; Deleonibus, S. (2015). ULSI Process Integration 9. The Electrochemical Society. с. 109. ISBN 9781607686750. Архів оригіналу за 15 вересня 2020. Процитовано 28 грудня 2019.
Ishikawa, Fumitaro; Buyanova, Irina (2017). Novel Compound Semiconductor Nanowires: Materials, Devices, and Applications. CRC Press. с. 457. ISBN 9781315340722. Архів оригіналу за 6 серпня 2020. Процитовано 28 грудня 2019.
Brozek, Tomasz (2017). Micro- and Nanoelectronics: Emerging Device Challenges and Solutions. CRC Press. с. 117. ISBN 9781351831345. Архів оригіналу за 28 серпня 2019. Процитовано 28 грудня 2019.

chipfind.ru

doc.chipfind.ru

3N201 (Motorola) - Dual Gate Mosfet Vhf Amplifier. Doc.chipfind.ru. Архів оригіналу за 9 квітня 2020. Процитовано 10 березня 2014.

computerhistory.org

1960: Metal Oxide Semiconductor (MOS) Transistor Demonstrated. The Silicon Engine. Computer History Museum. Архів оригіналу за 17 жовтня 2021. Процитовано 25 вересня 2019.

computerhope.com

What is Finfet?. Computer Hope. 26 квітня 2017. Архів оригіналу за 4 липня 2019. Процитовано 4 липня 2019.

dailytech.com

IDF 2011: Intel Looks to Take a Bite Out of ARM, AMD With 3D FinFET Tech. DailyTech. Архів оригіналу за 10 березня 2014. Процитовано 10 березня 2014.

digitimes.com

TSMC likely to launch 16 nm FinFET+ process at year-end 2014, and "FinFET Turbo" later in 2015-16. DIGITIMES. Архів оригіналу за 28 грудня 2019. Процитовано 31 березня 2014.

doi.org

Wong, H-S.; Chan, K.; Taur, Y. (10 грудня 1997). Self-aligned (top and bottom) double-gate MOSFET with a 25 nm thick silicon channel. с. 427—430. doi:10.1109/IEDM.1997.650416. ISBN 978-0-7803-4100-5. ISSN 0163-1918. {{cite book}}: Проігноровано |journal= (довідка)
Sekigawa, Toshihiro; Hayashi, Yutaka (August 1984). Calculated threshold-voltage characteristics of an XMOS transistor having an additional bottom gate. Solid-State Electronics. 27 (8): 827—828. Bibcode:1984SSEle..27..827S. doi:10.1016/0038-1101(84)90036-4. ISSN 0038-1101.
Balestra, Francis; Cristoloveanu, Sorin; Benachir, M.; Elewa, Tarek; Brini, Jean (September 1987). Double-gate silicon-on-insulator transistor with volume inversion: A new device with greatly enhanced performance. IEEE Electron Device Letters. 8 (9): 410—412. Bibcode:1987IEDL....8..410B. doi:10.1109/EDL.1987.26677. ISSN 0741-3106.
Davari, Bijan; Chang, Wen-Hsing; Wordeman, Matthew R.; Oh, C. S.; Taur, Yuan; Petrillo, Karen E.; Rodriguez, M. D. (December 1988). A high performance 0.25 mu m CMOS technology. Technical Digest., International Electron Devices Meeting: 56—59. doi:10.1109/IEDM.1988.32749.
Davari, Bijan; Wong, C. Y.; Sun, Jack Yuan-Chen; Taur, Yuan (December 1988). Doping of n/sup +/ and p/sup +/ polysilicon in a dual-gate CMOS process. Technical Digest., International Electron Devices Meeting: 238—241. doi:10.1109/IEDM.1988.32800.
Hisamoto, D.; Kaga, T.; Kawamoto, Y.; Takeda, E. (December 1989). A fully depleted lean-channel transistor (DELTA)-a novel vertical ultra thin SOI MOSFET. International Technical Digest on Electron Devices Meeting: 833—836. doi:10.1109/IEDM.1989.74182.
Hisamoto, Digh; Hu, Chenming; Bokor, J.; King, Tsu-Jae; Anderson, E. та ін. (December 2000). FinFET-a self-aligned double-gate MOSFET scalable to 20 nm. IEEE Transactions on Electron Devices. 47 (12): 2320—2325. Bibcode:2000ITED...47.2320H. CiteSeerX 10.1.1.211.204. doi:10.1109/16.887014.
Hieda, K.; Horiguchi, Fumio; Watanabe, H.; Sunouchi, Kazumasa; Inoue, I.; Hamamoto, Takeshi (December 1987). New effects of trench isolated transistor using side-wall gates. 1987 International Electron Devices Meeting: 736—739. doi:10.1109/IEDM.1987.191536.
Wong, Hon-Sum (December 1992). Gate-current injection and surface impact ionization in MOSFET's with a gate induced virtual drain. 1992 International Technical Digest on Electron Devices Meeting: 151—154. doi:10.1109/IEDM.1992.307330. ISBN 0-7803-0817-4.
Cartwright J. (2011). Intel enters the third dimension. Nature. doi:10.1038/news.2011.274. Архів оригіналу за 17 вересня 2020. Процитовано 10 травня 2015.
Singh, N.; Agarwal, A.; Bera, L. K.; Liow, T. Y.; Yang, R.; Rustagi, S. C.; Tung, C. H.; Kumar, R.; Lo, G. Q. (2006). High-Performance fully depleted Silicon Nanowire Gate-All-Around CMOS devices. IEEE Electron Device Letters. 27 (5): 383—386. Bibcode:2006IEDL...27..383S. doi:10.1109/LED.2006.873381. ISSN 0741-3106.
Dastjerdy, E.; Ghayour, R.; Sarvari, H. (August 2012). Simulation and analysis of the frequency performance of a new silicon nanowire MOSFET structure. Physica E. 45: 66—71. Bibcode:2012PhyE...45...66D. doi:10.1016/j.physe.2012.07.007.
Gu, J. J.; Liu, Y. Q.; Wu, Y. Q.; Colby, R.; Gordon, R. G.; Ye, P. D. (December 2011). First Experimental Demonstration of Gate-all-around III-V MOSFETs by Top-down Approach (PDF). 2011 International Electron Devices Meeting: 33.2.1–33.2.4. arXiv:1112.3573. Bibcode:2011arXiv1112.3573G. doi:10.1109/IEDM.2011.6131662. Архів оригіналу (PDF) за 10 грудня 2020. Процитовано 10 травня 2015.
Masuoka, Fujio; Takato, Hiroshi; Sunouchi, Kazumasa; Okabe, N.; Nitayama, Akihiro; Hieda, K.; Horiguchi, Fumio (December 1988). High performance CMOS surrounding-gate transistor (SGT) for ultra high density LSIs. Technical Digest., International Electron Devices Meeting: 222—225. doi:10.1109/IEDM.1988.32796.
Lee, Hyunjin та ін. (2006), Sub-5nm All-Around Gate FinFET for Ultimate Scaling, Symposium on VLSI Technology, 2006: 58—59, doi:10.1109/VLSIT.2006.1705215, ISBN 978-1-4244-0005-8
Subramanian V (2010). Multiple gate field-effect transistors for future CMOS technologies. IETE Technical Review. 27 (6): 446—454. doi:10.4103/0256-4602.72582. Архів оригіналу за 23 березня 2012.{{cite journal}}: Обслуговування CS1: Сторінки із непозначеним DOI з безкоштовним доступом (посилання)

eetimes.com

Intel's FinFETs are less fin and more triangle. EE Times. Архів оригіналу за 31 травня 2013. Процитовано 10 березня 2014.
Globalfoundries looks leapfrog fab rivals with new process. EE Times. Архів оригіналу за 2 лютого 2013. Процитовано 10 березня 2014.
TSMC taps ARM's V8 on road to 16 nm FinFET. EE Times. Архів оригіналу за 1 листопада 2012. Процитовано 10 березня 2014.

electroiq.com

Below 22nm, spacers get unconventional: Interview with ASM. ELECTROIQ. Процитовано 4 травня 2011.

esilicon.com

High-performance, high-bandwidth IP platform for Samsung 14LPP process technology. 22 березня 2017. Архів оригіналу за 28 грудня 2019. Процитовано 28 грудня 2019.

harvard.edu

ui.adsabs.harvard.edu

Sekigawa, Toshihiro; Hayashi, Yutaka (August 1984). Calculated threshold-voltage characteristics of an XMOS transistor having an additional bottom gate. Solid-State Electronics. 27 (8): 827—828. Bibcode:1984SSEle..27..827S. doi:10.1016/0038-1101(84)90036-4. ISSN 0038-1101.
Balestra, Francis; Cristoloveanu, Sorin; Benachir, M.; Elewa, Tarek; Brini, Jean (September 1987). Double-gate silicon-on-insulator transistor with volume inversion: A new device with greatly enhanced performance. IEEE Electron Device Letters. 8 (9): 410—412. Bibcode:1987IEDL....8..410B. doi:10.1109/EDL.1987.26677. ISSN 0741-3106.
Hisamoto, Digh; Hu, Chenming; Bokor, J.; King, Tsu-Jae; Anderson, E. та ін. (December 2000). FinFET-a self-aligned double-gate MOSFET scalable to 20 nm. IEEE Transactions on Electron Devices. 47 (12): 2320—2325. Bibcode:2000ITED...47.2320H. CiteSeerX 10.1.1.211.204. doi:10.1109/16.887014.
Singh, N.; Agarwal, A.; Bera, L. K.; Liow, T. Y.; Yang, R.; Rustagi, S. C.; Tung, C. H.; Kumar, R.; Lo, G. Q. (2006). High-Performance fully depleted Silicon Nanowire Gate-All-Around CMOS devices. IEEE Electron Device Letters. 27 (5): 383—386. Bibcode:2006IEDL...27..383S. doi:10.1109/LED.2006.873381. ISSN 0741-3106.
Dastjerdy, E.; Ghayour, R.; Sarvari, H. (August 2012). Simulation and analysis of the frequency performance of a new silicon nanowire MOSFET structure. Physica E. 45: 66—71. Bibcode:2012PhyE...45...66D. doi:10.1016/j.physe.2012.07.007.
Gu, J. J.; Liu, Y. Q.; Wu, Y. Q.; Colby, R.; Gordon, R. G.; Ye, P. D. (December 2011). First Experimental Demonstration of Gate-all-around III-V MOSFETs by Top-down Approach (PDF). 2011 International Electron Devices Meeting: 33.2.1–33.2.4. arXiv:1112.3573. Bibcode:2011arXiv1112.3573G. doi:10.1109/IEDM.2011.6131662. Архів оригіналу (PDF) за 10 грудня 2020. Процитовано 10 травня 2015.

highbeam.com

Still Room at the Bottom.(nanometer transistor developed by Yang-kyu Choi from the Korea Advanced Institute of Science and Technology ), Nanoparticle News, 1 квітня 2006, архів оригіналу за 6 листопада 2012

ieee.org

IEEE Andrew S. Grove Award Recipients. IEEE Andrew S. Grove Award. Institute of Electrical and Electronics Engineers. Архів оригіналу за 4 липня 2019. Процитовано 4 липня 2019.

ietejournals.org

tr.ietejournals.org

Subramanian V (2010). Multiple gate field-effect transistors for future CMOS technologies. IETE Technical Review. 27 (6): 446—454. doi:10.4103/0256-4602.72582. Архів оригіналу за 23 березня 2012.{{cite journal}}: Обслуговування CS1: Сторінки із непозначеним DOI з безкоштовним доступом (посилання)

intel.com

Intel Silicon Technology Innovations. Intel.com. Архів оригіналу за 3 вересня 2011. Процитовано 10 березня 2014.

newsroom.intel.com

Intel Reinvents Transistors Using New 3-D Structure. Intel. Архів оригіналу за 19 січня 2016. Процитовано 5 квітня 2011.

libero.it

digidownload.libero.it

High Performance Non-Planar Tri-gate Transistor Architecture [Архівовано 17 вересня 2020 у Wayback Machine.]; Dr. Gerald Marcyk. Intel, 2002

marketwired.com

AMD Demonstrates Revolutionary 14nm FinFET Polaris GPU Architecture. AMD. Архів оригіналу за 13 квітня 2016. Процитовано 4 січня 2016.

nature.com

Cartwright J. (2011). Intel enters the third dimension. Nature. doi:10.1038/news.2011.274. Архів оригіналу за 17 вересня 2020. Процитовано 10 травня 2015.

nxp.com

BF1217WR (PDF). Архів оригіналу (PDF) за 9 квітня 2020. Процитовано 10 травня 2015.

pcmag.com

forwardthinking.pcmag.com

Miller, Michael J. Intel Releases Ivy Bridge: First Processor with "Tri-Gate" Transistor. PC Magazine. Архів оригіналу за 28 грудня 2019. Процитовано 28 грудня 2019.

pcmag.com

Murray, Matthew (4 травня 2011). Intel's New Tri-Gate Ivy Bridge Transistors: 9 Things You Need to Know. PC Magazine. Архів оригіналу за 7 травня 2011. Процитовано 7 травня 2011.

psu.edu

citeseerx.ist.psu.edu

Hisamoto, Digh; Hu, Chenming; Bokor, J.; King, Tsu-Jae; Anderson, E. та ін. (December 2000). FinFET-a self-aligned double-gate MOSFET scalable to 20 nm. IEEE Transactions on Electron Devices. 47 (12): 2320—2325. Bibcode:2000ITED...47.2320H. CiteSeerX 10.1.1.211.204. doi:10.1109/16.887014.

purdue.edu

engineering.purdue.edu

Gu, J. J.; Liu, Y. Q.; Wu, Y. Q.; Colby, R.; Gordon, R. G.; Ye, P. D. (December 2011). First Experimental Demonstration of Gate-all-around III-V MOSFETs by Top-down Approach (PDF). 2011 International Electron Devices Meeting: 33.2.1–33.2.4. arXiv:1112.3573. Bibcode:2011arXiv1112.3573G. doi:10.1109/IEDM.2011.6131662. Архів оригіналу (PDF) за 10 грудня 2020. Процитовано 10 травня 2015.

samsung.com

news.samsung.com

Samsung and eSilicon Taped Out 14nm Network Processor with Rambus 28G SerDes Solution. 22 березня 2017. Архів оригіналу за 28 грудня 2019. Процитовано 28 грудня 2019.

semanticscholar.org

pdfs.semanticscholar.org

Koike, Hanpei; Nakagawa, Tadashi; Sekigawa, Toshiro; Suzuki, E.; Tsutsumi, Toshiyuki (23 лютого 2003). Primary Consideration on Compact Modeling of DG MOSFETs with Four-terminal Operation Mode (PDF). TechConnect Briefs. 2 (2003): 330—333. Архів оригіналу (PDF) за 26 вересня 2019. Процитовано 28 грудня 2019.

unisantis-el.jp

Company Profile. Unisantis Electronics. Архів оригіналу за 22 лютого 2007. Процитовано 17 липня 2019.

web.archive.org

3N201 (Motorola) - Dual Gate Mosfet Vhf Amplifier. Doc.chipfind.ru. Архів оригіналу за 9 квітня 2020. Процитовано 10 березня 2014.
3SK45 datasheet pdf datenblatt - Hitachi Semiconductor - SILICON N-CHANNEL DUAL GATE MOSFET. Alldatasheet.com. Архів оригіналу за 9 квітня 2020. Процитовано 10 березня 2014.
BF1217WR (PDF). Архів оригіналу (PDF) за 9 квітня 2020. Процитовано 10 травня 2015.
1960: Metal Oxide Semiconductor (MOS) Transistor Demonstrated. The Silicon Engine. Computer History Museum. Архів оригіналу за 17 жовтня 2021. Процитовано 25 вересня 2019.
Koike, Hanpei; Nakagawa, Tadashi; Sekigawa, Toshiro; Suzuki, E.; Tsutsumi, Toshiyuki (23 лютого 2003). Primary Consideration on Compact Modeling of DG MOSFETs with Four-terminal Operation Mode (PDF). TechConnect Briefs. 2 (2003): 330—333. Архів оригіналу (PDF) за 26 вересня 2019. Процитовано 28 грудня 2019.
Colinge, J.P. (2008). FinFETs and Other Multi-Gate Transistors. Springer Science & Business Media. с. 11 & 39. ISBN 9780387717517. Архів оригіналу за 29 лютого 2020. Процитовано 28 грудня 2019.
What is Finfet?. Computer Hope. 26 квітня 2017. Архів оригіналу за 4 липня 2019. Процитовано 4 липня 2019.
IEEE Andrew S. Grove Award Recipients. IEEE Andrew S. Grove Award. Institute of Electrical and Electronics Engineers. Архів оригіналу за 4 липня 2019. Процитовано 4 липня 2019.
Tsu‐Jae King, Liu (11 червня 2012). FinFET: History, Fundamentals and Future. University of California, Berkeley. Symposium on VLSI Technology Short Course. Архів оригіналу за 18 вересня 2016. Процитовано 9 липня 2019.
AMD Newsroom. Amd.com. 10 вересня 2002. Архів оригіналу за 13 травня 2010. Процитовано 7 липня 2015.
Intel Silicon Technology Innovations. Intel.com. Архів оригіналу за 3 вересня 2011. Процитовано 10 березня 2014.
Intel's FinFETs are less fin and more triangle. EE Times. Архів оригіналу за 31 травня 2013. Процитовано 10 березня 2014.
Globalfoundries looks leapfrog fab rivals with new process. EE Times. Архів оригіналу за 2 лютого 2013. Процитовано 10 березня 2014.
TSMC taps ARM's V8 on road to 16 nm FinFET. EE Times. Архів оригіналу за 1 листопада 2012. Процитовано 10 березня 2014.
TSMC likely to launch 16 nm FinFET+ process at year-end 2014, and "FinFET Turbo" later in 2015-16. DIGITIMES. Архів оригіналу за 28 грудня 2019. Процитовано 31 березня 2014.
Smith, Ryan. The AMD Radeon RX 480 Preview: Polaris Makes Its Mainstream Mark. Архів оригіналу за 2 листопада 2019. Процитовано 3 червня 2018.
AMD Demonstrates Revolutionary 14nm FinFET Polaris GPU Architecture. AMD. Архів оригіналу за 13 квітня 2016. Процитовано 4 січня 2016.
High-performance, high-bandwidth IP platform for Samsung 14LPP process technology. 22 березня 2017. Архів оригіналу за 28 грудня 2019. Процитовано 28 грудня 2019.
Samsung and eSilicon Taped Out 14nm Network Processor with Rambus 28G SerDes Solution. 22 березня 2017. Архів оригіналу за 28 грудня 2019. Процитовано 28 грудня 2019.
Colinge, J.P. (2008). FinFETs and Other Multi-Gate Transistors (PDF). Springer Science & Business Media. с. 12. ISBN 9780387717517. Архів оригіналу (PDF) за 17 липня 2019. Процитовано 28 грудня 2019.
Brozek, Tomasz (2017). Micro- and Nanoelectronics: Emerging Device Challenges and Solutions. CRC Press. с. 116—7. ISBN 9781351831345. Архів оригіналу за 26 липня 2020. Процитовано 28 грудня 2019.
Cartwright J. (2011). Intel enters the third dimension. Nature. doi:10.1038/news.2011.274. Архів оригіналу за 17 вересня 2020. Процитовано 10 травня 2015.
High Performance Non-Planar Tri-gate Transistor Architecture [Архівовано 17 вересня 2020 у Wayback Machine.]; Dr. Gerald Marcyk. Intel, 2002
AMD Details Its Triple-Gate Transistors. Xbitlabs.com. Архів оригіналу за 10 березня 2014. Процитовано 10 березня 2014.
IDF 2011: Intel Looks to Take a Bite Out of ARM, AMD With 3D FinFET Tech. DailyTech. Архів оригіналу за 10 березня 2014. Процитовано 10 березня 2014.
Miller, Michael J. Intel Releases Ivy Bridge: First Processor with "Tri-Gate" Transistor. PC Magazine. Архів оригіналу за 28 грудня 2019. Процитовано 28 грудня 2019.
Intel Reinvents Transistors Using New 3-D Structure. Intel. Архів оригіналу за 19 січня 2016. Процитовано 5 квітня 2011.
Transistors go 3D as Intel re-invents the microchip. Ars Technica. 5 травня 2011. Архів оригіналу за 5 травня 2011. Процитовано 7 травня 2011.
Murray, Matthew (4 травня 2011). Intel's New Tri-Gate Ivy Bridge Transistors: 9 Things You Need to Know. PC Magazine. Архів оригіналу за 7 травня 2011. Процитовано 7 травня 2011.
Claeys, C.; Murota, J.; Tao, M.; Iwai, H.; Deleonibus, S. (2015). ULSI Process Integration 9. The Electrochemical Society. с. 109. ISBN 9781607686750. Архів оригіналу за 15 вересня 2020. Процитовано 28 грудня 2019.
Ishikawa, Fumitaro; Buyanova, Irina (2017). Novel Compound Semiconductor Nanowires: Materials, Devices, and Applications. CRC Press. с. 457. ISBN 9781315340722. Архів оригіналу за 6 серпня 2020. Процитовано 28 грудня 2019.
Gu, J. J.; Liu, Y. Q.; Wu, Y. Q.; Colby, R.; Gordon, R. G.; Ye, P. D. (December 2011). First Experimental Demonstration of Gate-all-around III-V MOSFETs by Top-down Approach (PDF). 2011 International Electron Devices Meeting: 33.2.1–33.2.4. arXiv:1112.3573. Bibcode:2011arXiv1112.3573G. doi:10.1109/IEDM.2011.6131662. Архів оригіналу (PDF) за 10 грудня 2020. Процитовано 10 травня 2015.
Brozek, Tomasz (2017). Micro- and Nanoelectronics: Emerging Device Challenges and Solutions. CRC Press. с. 117. ISBN 9781351831345. Архів оригіналу за 28 серпня 2019. Процитовано 28 грудня 2019.
Company Profile. Unisantis Electronics. Архів оригіналу за 22 лютого 2007. Процитовано 17 липня 2019.
Still Room at the Bottom.(nanometer transistor developed by Yang-kyu Choi from the Korea Advanced Institute of Science and Technology ), Nanoparticle News, 1 квітня 2006, архів оригіналу за 6 листопада 2012
Cutress, Ian. Samsung Announces 3nm GAA MBCFET PDK, Version 0.1. www.anandtech.com. Архів оригіналу за 14 жовтня 2019. Процитовано 28 грудня 2019.
Subramanian V (2010). Multiple gate field-effect transistors for future CMOS technologies. IETE Technical Review. 27 (6): 446—454. doi:10.4103/0256-4602.72582. Архів оригіналу за 23 березня 2012.{{cite journal}}: Обслуговування CS1: Сторінки із непозначеним DOI з безкоштовним доступом (посилання)
BSIMCMG Model. UC Berkeley. Архів оригіналу за 21 липня 2012.

weebly.com

inderjitsingh87.weebly.com

Colinge, J.P. (2008). FinFETs and Other Multi-Gate Transistors (PDF). Springer Science & Business Media. с. 12. ISBN 9780387717517. Архів оригіналу (PDF) за 17 липня 2019. Процитовано 28 грудня 2019.

worldcat.org

search.worldcat.org

Wong, H-S.; Chan, K.; Taur, Y. (10 грудня 1997). Self-aligned (top and bottom) double-gate MOSFET with a 25 nm thick silicon channel. с. 427—430. doi:10.1109/IEDM.1997.650416. ISBN 978-0-7803-4100-5. ISSN 0163-1918. {{cite book}}: Проігноровано |journal= (довідка)
Sekigawa, Toshihiro; Hayashi, Yutaka (August 1984). Calculated threshold-voltage characteristics of an XMOS transistor having an additional bottom gate. Solid-State Electronics. 27 (8): 827—828. Bibcode:1984SSEle..27..827S. doi:10.1016/0038-1101(84)90036-4. ISSN 0038-1101.
Balestra, Francis; Cristoloveanu, Sorin; Benachir, M.; Elewa, Tarek; Brini, Jean (September 1987). Double-gate silicon-on-insulator transistor with volume inversion: A new device with greatly enhanced performance. IEEE Electron Device Letters. 8 (9): 410—412. Bibcode:1987IEDL....8..410B. doi:10.1109/EDL.1987.26677. ISSN 0741-3106.
Singh, N.; Agarwal, A.; Bera, L. K.; Liow, T. Y.; Yang, R.; Rustagi, S. C.; Tung, C. H.; Kumar, R.; Lo, G. Q. (2006). High-Performance fully depleted Silicon Nanowire Gate-All-Around CMOS devices. IEEE Electron Device Letters. 27 (5): 383—386. Bibcode:2006IEDL...27..383S. doi:10.1109/LED.2006.873381. ISSN 0741-3106.

xbitlabs.com

AMD Details Its Triple-Gate Transistors. Xbitlabs.com. Архів оригіналу за 10 березня 2014. Процитовано 10 березня 2014.