[PDF] (en) Alain J. Martin, Steven M. Burns, T. K. Lee, Drazen Borkovic et Pieter J. Hazewindus, The Design of an Asynchronous Microprocessor, (lire en ligne)
(ps) (en) Alain J. Martin, Mika Nyström, Paul Penzes et Catherine Wong, Speed and Energy Performance of an Asynchronous MIPS R3000 Microprocessor, (lire en ligne)
[PDF] (en) Mika Nyström, Asynchronous Pulse Logic, California Institute of Technology, (lire en ligne)
Thèse présentée en 2001 en vue de l'obtention d'un doctorat de Berkeley
[PDF] (en) Steven M. Burns, Performance Analysis and Optimization of Asynchronous Circuits, (lire en ligne), p. 49-55
async.caltech.edu
Par exemple, Alain Martin écrit en 2007 : « An asynchronous approach offers many advantages and is unavoidable in the long run » dans [ppt] Asynchronous Logic : Results and Prospects
La vitesse des circuits asynchrones varie avec la température sans nécessiter de réglage, puisque les délais des portes, et non la fréquence d'une horloge, déterminent leur vitesse ; des circuits insensibles ou quasi-insensibles aux délais toléreront mieux ces variations.
Comme démontré avec humour sur le premier microprocesseur asynchrone
columbia.edu
www1.cs.columbia.edu
Bien qu'il soit possible là aussi de créer des portes à complétion anticipée, qui n'ont pas systématiquement un délai pire des cas, en fournissant plusieurs délais possibles ; on trouve de nombreux exemples de telles portes dans la littérature, en particulier pour les additionneurs : voir par exemple Steven Nowick, Kenneth Yun, Peter Berel et Ayoob Dooply, Speculative Completion for the Design of High-Performance Asynchronous Dynamic Adders, (lire en ligne)
[PDF] (en) Robert M. Fuhrer, Steven M. Nowick, Michael Theobald, Niraj K. Jha, Bill Lin et Luis Plana, MINIMALIST: An Environment for the Synthesis, Verification and Testability of Burst-Mode Asynchronous Machines, (lire en ligne)
cornell.edu
vlsi.cornell.edu
[PDF] (en) Rajit Manohar et Alain J. Martin, Quasi-delay-insensitive circuits are Turing-complete, (lire en ligne)
date-conference.com
[PDF] (en) Marcos Ferretti et Peter A. Beerel, Single-Track Asynchronous Pipeline Templates Using 1-of-N Encoding, University of Southern California, (lire en ligne)
dauniv.ac.in
[PDF] (en) Raj Kamal, Digital Principles and Design : Chapter 18, Lesson 1: Fundamental Mode Sequential Circuits, (lire en ligne)
dtic.mil
[PDF] (en) Alain J. Martin, The Limitations to Delay Insensitivity in Asynchronous Circuits, , 20 p. (lire en ligne), cité dans Sparsø, Furber 2001, p. 25 et Hauck 1995, p. 13
[PDF] Florent Ouchet, Analyse et amélioration de la robustesse des circuits asynchrones QDI, (lire en ligne)
Thèse présentée en 2011 en vue de l'obtention d'un doctorat de l'IPG
lsbu.ac.uk
bcim.lsbu.ac.uk
[PDF] (en) D. A. Edwards et W. B. Tom, The Status of Asynchronous Design in Industry, , 3e éd. (lire en ligne)
neu.edu
ece.neu.edu
[PDF] Par exemple (en) T. Feng, B. Jin, J. Wang, N. Park, Y.B. Kim et F. Lombardi, Fault Tolerant Clockless Wave Pipeline Design (lire en ligne) et (en) O. Hauck et S. A. Huss, Asynchronous Wave Pipelines for High Throughput Dynamic Datapaths, Darmstadt University of Technology (lire en ligne)
oracle.com
labs.oracle.com
[PDF] Robert F. Sproull, Ivan E. Sutherland et Charles E. Molnar, Counterflow Pipeline Processor Architecture, (lire en ligne)
[PDF] (en) Ivan E. Sutherland et Jon K. Lexau, Designing Fast Asynchronous Circuits (lire en ligne)
psu.edu
citeseerx.ist.psu.edu
[PDF] (en) Stephen B. Furber et Paul Day, Four-Phase Micropipeline Latch Control Circuit (lire en ligne)
[PDF] (en) Marco Storto et Roberto Saletti, Time-Multiplexed Dual-Rail Protocol for Low-Power Delay-Insensitive Asynchronous Communication (lire en ligne)
[PDF]
Jordi Cortadella, Michael Kishinevsky, Alex Kondratyev, Luciano Lavagno et Alex Yakovlev, Petrify: a tool for manipulating concurrent specifications and synthesis of asynchronous controllers, (lire en ligne)
[PDF] (en) Konrad J. Kulikowski, Ming Su, Alexander Smirnov, Alexander Taubin, Mark G. Karpovsky et Daniel MacDonald, « Delay Insensitive Encoding and Power Analysis: A Balancing Act », ASYNC, IEEE, , p. 116-125 (lire en ligne)
[PDF] (en) Kees van Berkel, Beware the isochronic fork, (lire en ligne)
Publié dans la revue Integration, the VLSI Journal, volume 13, en Juin 1992
[PDF] Dans l'article (en) Ivan E. Sutherland, « Micropipelines », Communications of the ACM, vol. 32, no 6, , p. 19 (lire en ligne)
stanford.edu
www-vlsi.stanford.edu
[PDF] (en) Ted Eugene Williams, Self-timed rings and their application to division, (lire en ligne)
Thèse présentée en 1991 en vue de l'obtention d'un doctorat de l'université Stanford
technion.ac.il
webee.technion.ac.il
[PDF] (en) Ilya Obridko et Ran Ginosar, Minimal Energy Asynchronous Dynamic Adders, Israel Institute of Technology, , 16 p. (lire en ligne)
Une version raccourcie de cet article a été acceptée pour publication par la revue IEEE Trans. On VLSI en 2006
eecourses.technion.ac.il
[PDF] (en) Jens Muttersbach, Thomas Villiger et Wolfgang Fichtner, Practical Design of Globally-Asynchronous Locally-Synchronous Systems, Swiss Federal Institute of Technology (lire en ligne)
theseusresearch.com
Issue en 1996 de Theseus Research Incorporated, elle-même fondée en 1990 selon la page web de l'entreprise
[PDF] Par exemple (en) T. Feng, B. Jin, J. Wang, N. Park, Y.B. Kim et F. Lombardi, Fault Tolerant Clockless Wave Pipeline Design (lire en ligne) et (en) O. Hauck et S. A. Huss, Asynchronous Wave Pipelines for High Throughput Dynamic Datapaths, Darmstadt University of Technology (lire en ligne)
tue.nl
alexandria.tue.nl
[PDF] (en) Hans van Gageldonk, An Asynchronous Low-Power 80C51 Microcontroller, (lire en ligne)
(ps) (en) Tom Verhoeff, Delay-Insensitive Codes—An Overview, (lire en ligne)
